강의목표와 개요

    디지털 시스템을 설계하는 컴퓨터를 사용하는 데 최근에는 하드웨어 설계 언어를 사용한 설계 및 검증이 널리 사용되고 있다. 대표적인 하드웨어 설계 언어인 Verilog 언어의 문법 체계와 이를 사용한 디지털 시스템 설계 방법을 익혀서 다양한 디지털 시스템의 설계 및 검증에 적용 할 수 있도록 한다. 그리고 FPGA를 사용하여 디지털 시스템을 구현을 하여 본다.

수업방법

    실습을 위한 강의 및 FPGA 개발용 키트를 통한 실습 중심의 교육 (실습실 강의)
  • 실습기자재: Altera DE-2 보드, HBE-COMBO FPGA toolkit, PXA-255 임베디드시스템용 FPGA 모듈
  • 소프트웨어: Quartus II 9.0 (web edition), ModelSim (Altera version), Verlogger

강의교재및 참고서적

  1. 자체 강의 자료
  2. (참고서적) M.D.Ciletti, Advanced Digital Design with the VERILOG HDL, Prentice Hall, 2003
  3. (참고서적) S. Palnitkar 저, 장훈 역, Verilog HDL, 홍릉과학출판사

평가방법

    중간고사 30%, 실습과제 30%, 프로젝트 20%, 출석 20% (잠정적) 

강의시간

강의: 월 5, 6교시, 목 7교시
실습: 목 8교시

담당조교

김택훈

최종보고서 제출 안내

다음 게시판에 최종보고서와 소스파일을 제출하세요. >> 최종보고서 제출 게시판