ITD3010 임베디드하드웨어 설계 (2017-2)

과목 개요

강의목표와 개요

디지털 시스템을 설계하는 컴퓨터를 사용하는 데 최근에는 하드웨어 설계 언어를 사용한 설계 및 검증이 널리 사용되고 있다. 대표적인 하드웨어 설계 언어인 Verilog 언어의 문법 체계와 이를 사용한 디지털 시스템 설계 방법을 익혀서 다양한 디지털 시스템의 설계 및 검증에 적용 할 수 있도록 한다. 그리고 FPGA를 사용하여 디지털 시스템을 구현을 하여 본다.

수업방법 : 강의 및 FPGA 합성 소프트웨어(Altera Quartus II) 와 FPGA 개발용 키트(Altera DE2 보드)를 사용한 실습 교육

강의교재 및 참고서적

  1. 자체 강의 자료 :
  2. (참고서적) M.D.Ciletti, Advanced Digital Design with the VERILOG HDL, Prentice Hall, 2003, (2/e, 2011)
  3. (참고서적) S. Palnitkar 저, 장훈 역, Verilog HDL, 홍릉과학출판사

평가방법 : 중간고사 30%, 실습과제 30%, 기말고사 및 프로젝트 40%, 출석: 감점 (잠정적)

강의시간 : 강의: 월 7,8교시, 화 5교시 / 실습: 화 6교시

담당조교 : 김종현(창257호)

강의자료

강의노트

  1. 개요 [hw1]
  2. Verilog를 사용한 논리설계의 기초 [hw2]
  3. Dataflow Model 논리설계 [hw3]
  4. Behavioral Model 논리설계 [hw4]
    교재(1장-4장)
  5. 조합회로 모델링 [hw5]
  6. 순차회로 모델링 [hw6]
  7. FPGA device [hw7] - 추가노트: Quartus II 9.0 사용법
  8. 산술연산회로 [hw8]
    곱셈/나눗셈회로(추가) [hw8b]
    교재(후반부)

참고자료

과제물

  1. (9/12) Verilog의 구조적 모델링 논리 설계
  2. (9/19) Verilog의 dataflow 모델링 논리 설계
  3. (9/26) Verilog의 동작적 모델링 논리 설계(1)
  4. (10/17) Verilog의 동작적 모델링 논리 설계(2)
    조합회로 설계
  5. (10/31) 조합/순차회로 설계 및 구현
  6. (11/7) 순차회로 설계 및 구현
  7. (11/14) 산술 연산 회로의 설계 및 구현
  8. (11/21) 곱셈회로 설계 및 구현 [참고: 곱셈회로 설계 예]